

Rangkaian Logika Kombinasional


Eka Maulana, ST, MT, MEng.

TEKNIK INFORMATIKA

KOMBINASIONAL



KOMBINASIONAL → **memoryless**



TEKNIK INFORMATIKA

IX. RANGKAIAN LOGIKA KOMBINASIONAL


A. PENDAHULUAN

- Suatu rangkaian diklasifikasikan sebagai kombinasional jika memiliki sifat yaitu keluarannya ditentukan hanya oleh masukkan eksternal saja.

- Suatu rangkaian diklasifikasikan sequential jika ia memiliki sifat keluarannya ditentukan oleh tidak hanya masukkan eksternal tetapi juga oleh kondisi sebelumnya.


TEKNIK INFORMATIKA

Lanjutan.....



Gambar Rangkaian Logika

MODEL RANGKAIAN KOMBINASIONAL



Dengan :

$$F_1 = F_1(I_1, I_2, \dots, I_n; t_1 = F_1 \text{ setelah } \Delta t_1)$$

$$F_2 = F_2(I_1, I_2, \dots, I_n; t_2 = F_2 \text{ setelah } \Delta t_2)$$

$$F_n = F_n(I_1, I_2, \dots, I_n; t_n = F_n \text{ setelah } \Delta t_n)$$

Lanjutan

F (kapital) = Sinyal steady state dengan asumsi tidak ada delay.

t (kecil) = Sifat dinamis dari sinyal yang dapat berubah selama interval waktu Δt .


B. PROSEDUR PERANCANGAN

- a. Pokok permasalahan sudah ditentukan yaitu jumlah input yang dibutuhkan serta jumlah output yang tertentu.
- b. Susun kedalam tabel kebenaran (Truth Table).
- c. Kondisi don't care dapat diikuti sertakan apabila tidak mempengaruhi output.

C. DECODER


Decoder adalah rangkaian kombinasi yang akan memilih salah satu keluaran sesuai dengan konfigurasi input. Decoder memiliki n input dan 2^n output.

Blok Diagram Decoder.



Lanjutan

Untuk Decoder 2 to 4



TEKNIK INFORMATIKA


Lanjutan

Tabel Kebenaran

I_0	I_1	Y_0	Y_1	Y_2	Y_3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

TEKNIK INFORMATIKA

RANGKAIAN LOGIKA



TEKNIK INFORMATIKA

Untuk merancang rangkaian kombinasional dapat digunakan Decoder dan eksternal OR gate (rangkaian kombinasi n - input dan m- output dapat diimplementasikan dengan n to 2^n line decoder dan m – OR gate).

Contoh.

Implementasikan suatu Full Adder dengan memakai Decoder dan 2 gerbang OR


Jawab :

$$\text{Sum} = A \oplus B \oplus \text{Cin} = \Sigma 1,2,4,7$$

$$\text{Carry out} = (A \oplus B) \cdot \text{Cin} + AB = \Sigma 3,5,6,7$$

Lanjutan.....

Gambar Rangkaian Logika




TEKNIK INFORMATIKA

CONTOH PERANCANGAN DECODER

Rancang BCD to Desimal Decoder untuk mengubah BCD ke seven segment ?

Catatan : Seven Segment.



TEKNIK INFORMATIKA

D. ENCODER

Encoder adalah rangkaian kombinasi yang merupakan kebalikan dari Decoder yaitu menghasilkan output kode biner yang berkorespondensi dengan nilai input. Encoder memiliki 2^n input dan n output.


Tabel kebenaran Encoder 4 to 2

INPUT				OUTPUT	
I_0	I_1	I_2	I_3	X	Y
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

$X = I_2 + I_3$
 $Y = I_1 + I_3$

E. MULTIPLEXER (MUX)

Blok Diagram Logika Mux.



TEKNIK INFORMATIKA

PROSEDUR PERANCANGAN RANGKAIAN KOMBINASIONAL DENGAN MUX

1. Buat tabel kebenaran sesuai dengan kondisi input dan output serta nomor Mintermnya.
2. Salah satu variabel input digunakan sebagai Data dan sisanya dari variabel input sebagai address/selector.
3. Buat tabel Implementasi dan lingkari nomor Mintermnya yang sesuai dengan outputnya.
4. Jika 2 Mintermnya dalam satu kolom dilingkari, maka input Mux adalah 1 dan sebaliknya input Mux adalah berlogika 0
5. Jika nomor Mintermnya hanya dilingkari pada salah satu baris dalam kolom yang sama, maka input Mux akan berlogika sesuai dengan baris persamaan pada variabel yang diberikan.

Contoh !

Implementasikan $F(ABC) = \Sigma 1,3,5,6$
dengan Mux (4x 1).

Jawab:

Tabel Kebenaran.

Minterm	INPUT			OUTPUT F
	A	B	C	
0	0	0	0	0
1	0	0	1	1
2	0	1	0	0
3	0	1	1	1
4	1	0	0	0
5	1	0	1	1
6	1	1	0	1
7	1	1	1	0

Lanjutan.....


Catatan.

Input Variabel A diambil sebagai data sedangkan B dan C sebagai address.

Tabel Implementasi.

	I_0	I_1	I_2	I_3
\bar{A}	0	1	0	1
A	0	1	1	0
	0	1	A	\bar{A}


GAMBAR RANGKAIAN LOGIKA



TEKNIK INFORMATIKA

F. DEMULTIPLEXER (DEMUX)

Blok Diagram Logika DEMUX



X. RANGKAIAN LOGIKA KOMBINASIONAL

A. ADDER

Manipulasi matematika seperti menjumlah, mengurang, mengali dan membagi dapat dilakukan dengan logika penjumlahan.

TEKNIK INFORMATIKA

a. HALF ADDER (HA)

Tabel kebenaran

INPUT		OUTPUT	
A	B	S (Sum)	C (Carry)
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Simbol Half Adder



Dimana : A

$$\begin{array}{r} B \\ \hline C & S \end{array} +$$

TEKNIK INFORMATIKA

Lanjutan.....

Persamaan output

→ Untuk Sum

	B'	B
A'	0	1
A	1	0

$$S = AB' + A'B = A \oplus B$$

→ Untuk Carry


	B'	B
A'	0	0
A	0	1

$$C = AB$$

TEKNIK INFORMATIKA

Lanjutan

Rangkaian Logika



TEKNIK INFORMATIKA

b. FULL ADDER


Tabel Kebenaran.

INPUT			OUTPUT	
A	B	Cin	S (Sum)	Co (Carry out)
0	0	0	0	0
0	0	1	1	0
0	1	0	0	0
0	1	1	1	1
1	0	0	0	0
1	0	1	1	1
1	1	0	0	1
1	1	1	1	1

TEKNIK INFORMATIKA

Lanjutan

Simbol Full Adder




TEKNIK INFORMATIKA

Persamaan Output (Metode Minterm)

$$\begin{aligned} S &= A'B'Cin + ABCin' + AB'Cin' + ABCin \\ &= A' (B'Cin + BCin') + A (B'Cin' + BCin) \\ &= A' (B \oplus Cin) + A (B \oplus Cin)' \\ &= A \oplus B \oplus Cin \end{aligned}$$

$$\begin{aligned} Co &= A'BCin + AB'Cin + ABCin' + ABCin \\ &= Cin (A'B + AB') + AB (Cin' + Cin) \\ &= Cin (A \oplus B) + AB \end{aligned}$$


Gambar Rangkaian Logika



TEKNIK INFORMATIKA

Lanjutan

Atau



B. SUBTRACTOR

Untuk memahami azas – azas rangkaian pengurang (subtractor) kita ikuti aturan pengurangan biner sebagai berikut :

1. Half Subtractor (HS).

$$\begin{array}{r} A - B = D \text{ (Difference). } \\ \hline B \text{ (Borrow)} \end{array}$$

$$0 - 0 = 0$$

$$0 - 1 = 1 \quad \text{dan Borrow 1}$$

$$1 - 0 = 1$$

$$1 - 1 = 0$$

Lanjutan


Aturan tersebut kita nyatakan dalam tabel kebenaran.

INPUT		OUTPUT	
A	B	DI	BO
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

$$\begin{array}{r} A \\ B \\ \hline Bo & DI \end{array} +$$

Lanjutan

Simbol Half Subtractor (HS)




Persamaan output.

Untuk $DI = A'B + A'B = A + B$

$$Bo = A' B$$

RANGKAIAN LOGIKA HS



TEKNIK INFORMATIKA

2. FULL SUBTRACTOR


Tabel kebenaran

INPUT			OUTPUT		A B <hr/> $\overline{BO \ (o)}$ DI
A	B	BO (i)	DI	BO (o)	
0	0	0	0	0	
0	0	1	1	1	
0	1	0	1	1	
0	1	1	0	1	
1	0	0	1	0	
1	0	1	0	0	
1	1	0	0	0	
1	1	1	1	1	


TEKNIK INFORMATIKA

Lanjutan

Simbol Full Subtractor (FS)




RANGKAIAN LOGIKA FULL SUBTRACTOR



TEKNIK INFORMATIKA

Lanjutan.....

Atau



TEKNIK INFORMATIKA

C. COMPARATOR

Adalah suatu rangkaian kombinasi yang berfungsi sebagai pembanding 2 variabel dengan multi bit.

Gambar Blok Diagram Comparator



CONTOH.

Rancang rangkaian kombinasi sebagai Comparator untuk membandingkan A dan B yang terdiri dari 1 bit.

Jawab.

Tabel kebenaran.

INPUT		OUTPUT		
A	B	A > B	A < B	A = B
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1

Lanjutan

Persamaan Boolean

$$F(A > B) = AB'$$


$$F(A < B) = A'B$$

$$F(A = B) = (AB)' + AB = (A + B)'$$

TEKNIK INFORMATIKA

Lanjutan

Rangkaian Logika



Tugas.

Rancang dengan Comparator untuk membandingkan A dan B yang masing - masing variabel terdiri dari 2 bit